

DOI:10.19651/j.cnki.emt.2415302

基于FPGA的主动隔振载荷检测系统的设计与实现^{*}

金奇益^{1,2} 谢永¹ 贾建军^{1,2}

(1.中国科学院上海技术物理研究所空间主动光电技术重点实验室 上海 200083; 2.中国科学院大学 北京 100049)

摘要: 随着空间精密载荷对星上振动要求的提高,主动隔振载荷在对敏感载荷进行微振动抑制方面的重要性逐渐凸显。为实现低频、小振幅微振动的采集和抑制功能,以满足载荷所需的振动环境要求,本文设计了一个基于FPGA主控板卡和Qt上位机软件的检测系统。通过FPGA控制多路 $\Delta-\Sigma$ 模数转换器完成微振动信号的同步采集、指令协议的解析、PID控制算法的实现以及驱动控制信号的输出,同时设计了上位机软件实现对遥测信号的实时数显和频谱分析。系统经过集成联调,对主动隔振载荷的实时遥测功能和隔振控制性能进行了测试。结果表明,加速度幅度谱密度积分从 1.73×10^{-6} g降至 1.41×10^{-7} g,隔振抑制比达到-25 dB,实现了良好的微振动抑制效果,验证了本系统能够满足主动隔振载荷的微振动抑制需求。

关键词: 主动隔振;FPGA;实时遥测;多通道采集;PID控制

中图分类号: TP391.8 **文献标识码:** A **国家标准学科分类代码:** 510.4010

Design and implementation of detection system for active vibration isolation loads based on FPGA

Jin Qiyi^{1,2} Xie Yong¹ Jia Jianjun^{1,2}

(1. Key laboratory of Space Active Opto-Electronics Technology, Shanghai Institute of Technical Physics, Chinese Academy of Sciences, Shanghai 200083, China; 2. University of Chinese Academy of Sciences, Beijing 100049, China)

Abstract: As space precision loads increasingly require on-board vibration, the importance of active vibration isolation loads in suppressing micro-vibrations of sensitive loads has gradually become more prominent. In order to realize the collection and suppression of low-frequency and small-amplitude micro-vibrations to meet the vibration environment requirements required by the load, this paper designed a detection system based on FPGA main control board with Qt host computer software. FPGA is used to control multiple Delta-Sigma ADC to complete the synchronous collection of micro-vibration signals, analysis of command protocols, implementation of PID control algorithms and output of drive control signals. At the same time, real-time waveform plotting and spectrum analysis of load acceleration signals are implemented through software. After integrated joint debugging, the system tested the real-time telemetry function and vibration isolation control performance of the active vibration isolation load. The results showed that the acceleration amplitude spectral density integral dropped from 1.73×10^{-6} g to 1.41×10^{-7} g, and the vibration isolation suppression ratio reached -25 dB, achieving a good micro-vibration suppression effect and verifying that this system can meet the needs of micro-vibration suppression.

Keywords: active vibration isolation;FPGA;real-time telemetry;multi-channel sampling;PID control

0 引言

在轨运行期间,卫星的姿态调整、扫描机构的转动、太阳帆的展开等都会引入微振动干扰^[1],因而空间主动隔振技术对于星上敏感载荷的科学实验有重要的意义。由于空间主动隔振载荷在轨维修困难、故障难以排查,且更换器件

成本高昂,因此充分全面的地面检测是确保载荷在轨运行功能和性能的必要手段^[2]。目前,主动隔振检测系统的主控单元主要采用以下3种方案:1)使用带有MCU芯片的嵌入式板卡^[3];2)使用NI虚拟仪器设备^[4];3)采用工控机和配套的采集板卡。然而对于一般工控设备而言,其运行速度受限于处理器核心数以及主频,对于多通道信号的同

收稿日期:2024-01-09

^{*} 基金项目:国家重点研发计划(2022YFC2203701)项目资助

步采集效果并不理想^[5]。与之相比,现场可编程门阵列(field programmable gate array, FPGA)具有硬件级别的并行处理能力,可以同时执行多个任务^[6],同时相比于软件实现反馈和控制,FPGA 具有更低的延迟和更快的响应时间^[7],并且基于 FPGA 的数字系统更容易软件化,可配置性和设计灵活性更强。

本文提出了一套基于 FPGA 的主动隔振载荷检测系统,结合高精度 $\Delta-\Sigma$ 型模数转换器(analog to digital converter, ADC),具有更高分辨率和更低的噪声水平。通过一组指令可同时驱动 16 路 24 位的 $\Delta-\Sigma$ 型 ADC 工作。通过软件实现数据的实时数显及频谱分析,满足主动隔振载荷加速度的高精度、多通道同步采集要求。通过 PID 控制模块输出控制信号,经数模转换器(digital to analog converter, DAC)驱动音圈电机工作,以达到对载荷微振动进行抑制的目的。

1 主动隔振载荷检测系统设计

1.1 系统设计需求

主动隔振载荷分为载荷平台和基础平台两部分。总体结构采用 8 支腿的解耦设计,竖直方向和水平方向各 4 个,正交布置,每个支腿同轴安装加速度计和音圈电机,另有 3 个环外加速度计用以测量环境加速度作为前馈控制参考,总体结构如图 1 所示。




图 1 主动隔振载荷总体结构

根据主动隔振载荷的结构特性和运行状态的基本数据,拟定了地面检测系统的遥测量,包括被控对象加速度、参考加速度、PID 各项控制参数、电机驱动电流、系统各项电性能等。

1.2 系统总体设计

根据上述需求分析,对主动隔振载荷的检测系统进行了总体设计。该检测系统分为上位机和 FPGA 主控单机。上位机软件主要包含指令配置模块、指令解析模块、遥测遥控模块、数显绘图模块和数据存储模块。实现功能包括指令的收发控制、遥测数据的采集存储、高速数据的实时监控以及频谱分析。FPGA 主控单机主要分为控制模块、协议

处理模块和数据采集模块。控制模块用于控制算法的实现和指令处理,通过 DAC 输出驱动音圈电机工作;协议处理模块用于数据包的组帧解帧以及总线的的数据交换;数据采集模块产生 ADC 的驱动信号^[8-9]。采集数据经由 FPGA 组帧后发送给上位机软件进行解析,上位机软件对解析后得到的数据进行实时遥测数显、绘图以及实时快速傅里叶变换(fast fourier transform, FFT)频谱分析。系统框图如图 2 所示。




图 2 空间主动隔振载荷检测系统框图

2 系统硬件设计

检测系统的硬件电路主要用于将安装在主动隔振平台上的加速度传感器输出的模拟信号经过放大、滤波之后由 ADC 芯片转换为数字信号,并进入 FPGA 完成反馈控制的闭环,经 DA 转换电路输出驱动电压驱动音圈电机工作。同时对遥测数据进行解析和组帧,经 RS422-USB 转换接口发送给上位机软件进行解析和数据处理。

2.1 传感器选型

环内传感器的噪声和灵敏度影响着主动隔振载荷的控制精度,本文选择 Wilcoxon 传感科技的 731A 加速度传感器,分别安装在载荷的 8 个支腿上。731A 加速度传感器可以测量单方向低振幅的微小振动,并且频段较宽。731A 传感器本身的噪声也比较低,其噪声功率谱在 0.5 Hz 处的本底噪声仅有 0.089,从 0.5~200 Hz 的噪声谱密度积分仅为 0.098 8 μg 。

731A 传感器配有 P31 信号放大器,将传感器的信号进行放大、滤波,将模拟信号调整到满足 ADC 芯片要求的范围内。731A 加速度传感器的性能和特性参数如表 1 所示。

表 1 731A 加速度传感器性能参数表

性能参数	参数值
灵敏度	10 V/g
加速度测量范围	± 0.5 g
幅值非线性	1%
3 dB 带宽	0.05~450 Hz
最大横向灵敏度	1%

2.2 A/D 转换电路

为保证多通道高精度加速度信号的同步采集要求,本

文采用德州仪器的 ADS1271 模数转换芯片。ADS1271 是一个 24 位的 $\Delta-\Sigma$ 型 ADC, 采样速率最高可达 105 kSPS, 具有良好的直流精度和交流性能。相比其他类型 ADC, $\Delta-\Sigma$ 型 ADC 具有更高分辨率和更低的噪声水平。 $\Delta-\Sigma$ 型 ADC 还集成了数字滤波器, 用于去除输入信号中的高频噪声和干扰。增量调制器是 $\Delta-\Sigma$ 型 ADC 的核心部分。它通过比较输入信号与量化器输出信号的差值, 生成 $\Delta-\Sigma$ 调制的输出脉冲序列^[10]。在增量调制中, 使用一个比较器将输入信号与量化器输出信号进行比较。当输入信号大于量化器输出信号时, 比较器输出 1; 当输入信号小于量化器输出信号时, 比较器输出 -1, 通过不断比较输入信号与量化器输出信号, 就可以得到 $\Delta-\Sigma$ 调制的输出脉冲序列^[11]。ADS1271 使用增量调制技术将输入信号转换为脉冲序列, 再通过积分器形成模拟信号。然后通过数字滤波器对模拟信号进行滤波, 最后得到输出数字信号^[12]。正值模拟量的满量程输入会产生 24'h7FFFFFFF 的输出码, 而负值模拟量的满量程输入产生 24'h800000 的输出码。对于超过满量程的信号, 输出会进行削波。表 2 列出了几种不同情况下模拟量输入对应的理想数字信号输出。

表 2 ADS1271 输出编码对照表

差分模拟量输入	数字信号输出
$\geq V_{REF}$	24'h7FFFFFFF
$\frac{+V_{REF}}{2^{23}-1}$	24'h000001
0	24'h000000
$\frac{-V_{REF}}{2^{23}-1}$	24'hFFFFFFF
$\leq -V_{REF} \left(\frac{2^{23}}{2^{23}-1}\right)$	24'h800000

如图 3 所示, 模拟量差分输入信号经 AINP 和 AINN 端口进入 $\Delta-\Sigma$ 调制器, VREFP 和 VREFN 分别为差分参考电压, 调制器的输出经由数字滤波器得到一个低噪声的数字信号, 并送入 SPI 串行接口。




图 3 ADS1271 结构原理图

2.3 D/A 转换电路

FPGA 输出控制信号, 经由 DA 转换电路将数字控制信号转换为模拟输出电压。为保证驱动电压的精度, 本文

采用 Analog Devices 公司的 MAX5719 芯片来完成 DA 转换。MAX5719 是一个 20 位的双极数模转换器, 拥有集成反馈电阻, 参考电压为 4.096 V, 由于其具有较高的分辨率、较低的非线性失真以及较强的抗干扰能力^[13], 因此适合为主动隔振载荷的音圈电机提供精确、稳定的模拟输出。MAX5719 的结构如图 4 所示。




图 4 MAX5719 结构原理图

根据上述设计, FPGA 主控电路板硬件实物图如图 5 所示。主要包括 FPGA 芯片、16 片 ADS1271 芯片、8 片 MAX5719 DAC 芯片、两片 TLV2548 ADC 芯片、两片 256 MB 的 SDRAM 以及 RS422 复用接口。




图 5 主控板硬件实物图

3 系统软件设计

3.1 FPGA 软件设计

FPGA 部分采用 Xilinx 的 Spartan-7 芯片, 软件部分主要用于实现主动隔振载荷检测系统的控制和数传通信功能。在设计上将系统分为 AD/DA 驱动模块、PID 控制算法模块、协议处理模块和 LVDS 数传模块。FPGA 片上模块框图如图 6 所示。

其中, 协议处理模块用于完成一系列复杂的数据处理, 如通信协议的组帧、解帧等。在该系统中, 协议处理模块为 AXI Bridge 的主机, 负责发起 AXI 传输控制指令和写入数据; 其它与总线互连的模块为 AXI Bridge 的从机, 用于响




图 6 FPGA 片上模块框图

应主机发起的请求^[14]。上位机发送的指令经 RS422 接口进入协议处理模块,根据协议帧格式,将解析得到的控制指令和参数置于 AXI 总线上供其它各个模块访问^[15]。

1) 控制部分

若上位机发送主动隔振控制指令,主机就会发起控制请求,PID 控制模块即可访问总线来读取 ADC 采集得到的载荷加速度和参考加速度数据,作为控制算法的输入。控制算法采用 PID 算法设计,PID 控制参数可在现场根据实际情况调节,因此在动态控制系统中广泛使用。其核心思想是针对控制对象的控制需求,建立描述对象动态特性的数学模型,通过采用调整比例项(P)、积分项(I)、微分项(D)

参数的控制策略来达到最佳系统响应和控制效果^[16]。其结构原理如图 7 所示。PID 控制模块的输出直接进入 DAC 驱动模块,产生对应的模拟电压驱动音圈电机工作,以达到主动隔振控制的目的。




图 7 PID 控制系统原理框图

2) 数传部分

上位机发送数传指令,协议处理模块会将遥测数据按照如图 8 所示的链路层封装格式打包,并通过低电压差分信号(low voltage differential signal, LVDS)回传给上位机。LVDS 是一种低幅值的差分信号技术^[17],它使得信号能在差分 PCB 线对或平衡电缆上以几百 Mbps 的速率传输,具有低噪声和低功耗的传输特性^[18]。由于 LVDS 信号物理电平变化在 0.85~1.55 V 之间,其由逻辑“0”电平到逻辑“1”电平变化的时间比 TTL 电平要快得多,所以 LVDS 更适合用来传输高速变化信号^[19]。




图 8 系统链路层帧结构设计

LVDS 模块主要完成 FPGA 数据的串化与 RS422 接口数据的解串。接收数据时,差分接收器能够从正向和反向信号中提取数据,并对其进行解码还原,然后由解码器将差分接收器输出的信号转换为数字信号;发送数据时,数据首先通过编码器进行编码,将其转换为差分信号,然后由差分发送器将编码后的数据转换为一正一反两个相对的信号,两个信号的电压差表示所传输的数据。

3.2 上位机软件设计

上位机软件部分主要分为指令配置模块、指令解析模块、遥测遥控模块、数显绘图模块和数据存储模块。GUI 应用开发框架主要采用 Qt6,数据库框架采用 SQLITE3。上位机软件需要并行执行不同模块之间的复杂耗时操作,因此需要进行多线程结构的划分和线程之间数据的互斥锁设计^[20],确保不同线程之间的数据访问不冲突,上位机软件线程结构设计如图 9 所示。

指令配置模块用于测试人员配置下发指令,配置完成之后,软件将隔振控制指令以及配置参数按照协议规定的

帧格式完成封装并下发给主控板,同时还会启动数据存储线程,将发送的指令写入指令数据库中,方便后续导出预定义的指令序列以完成自动化测试。

指令解析模块解析主控板发送的遥测信息或 LVDS 高速实时数据,解析得到的数据由各个其它模块访问调用。

数显绘图模块实时绘制隔振载荷各个通道的时域振动信号,并实时绘制对应通道的 FFT 频谱和功率谱密度。数传通信共设有 8 个通道,每个通道的 LVDS 高速数据会在对应内存空间内实时更新。由软件对对应地址的数据完成 100 Hz 的降采样,并压入 1 024 长度的 FIFO 中,该 FIFO 可看作最近 10.24 s 内的时域数据。将 FIFO 内的数据作为纵坐标,采样时间作为横坐标,即可绘制实时振动信号的波形图。

将 FIFO 设置为固定长度 1 024,既方便 FIFO 指针的操作,同时也便于对该段数据作 FFT 计算,得到该时段振动信号的实时频谱。FFT 快速傅里叶变换是离散傅里叶




图9 上位机软件线程结构设计

变换(DFT)的一种快速算法,DFT算法的公式如式(1)所示。

$$X(k) = \sum_{n=0}^{N-1} x(n) \cdot W_N^{nk} \quad (1)$$

其中, n 为时域离散序列号, k 为频域离散序列号, N 表示时域序列长度。 $W_N^{nk} = e^{-j\frac{2\pi}{N}kn}$,称为旋转因子,由于其具有周期性和对称性:

$$W_N^{k+N/2} = -W_N^k \quad (2)$$

可将长度为 N 的序列 $X(k)$ 转化成了两个长度为 $N/2$ 的奇偶序列 $X_1(k)$ 和 $X_2(k)$ 。

$$\begin{cases} X_1(k) = \sum_{m=0}^{\frac{N}{2}-1} x(2m) \cdot W_{\frac{N}{2}}^{mk} \\ X_2(k) = \sum_{m=0}^{\frac{N}{2}-1} x(2m+1) \cdot W_{\frac{N}{2}}^{mk} \end{cases} \quad (3)$$

据此设计基2蝶形运算的FFT递归实现。递归法的模型主要就是遍历输入序列的完全二叉树,以根节点为入口,遍历到每个叶子结点后进行最小蝶形子运算,然后再回溯更新其父节点序列,回溯到根节点即可得到输出序列,具体的实现过程如图10所示。

4 系统测试与验证

4.1 系统数传功能验证

本检测系统中钟为48 MHz,ADC采样速率设置为




图10 递归法实现FFT的流程

10 kHz, LVDS数传频率为5 Mbps,上位机数显降采样频率设为100 Hz。由上位机配置采集参数并下发采集指令,指令配置面板如图11所示。




图11 数传指令面板

信号发生器产生一个含有多个频率分量的已调制信

号 $(1 + 0.5\cos(2\pi \cdot 5t)) \cdot \cos(2\pi \cdot 15t)$, 验证系统混频信号采集能力, 效果如图 12 所示。可以明显观察到 10、15、20 Hz 3 个频率对应的峰及其幅值, 符合信号的特征。测试结果显示, 本系统的数传通信正常, 采集到的信号可以在上位机数显面板准确地绘制出波形并实时完成频谱分析。




图 12 混频信号采集数显

4.2 系统控制性能验证

主动隔振载荷的检测系统联调测试现场环境如图 13 所示。由上位机发起数传或隔振控制指令, 经 FPGA 解析指令后驱动对应通道 ADC 采集加速度信号, 同时驱动 DAC 输出电机驱动电压, 经电机驱动板转化为驱动电流驱动音圈电机工作, 完成主动隔振控制。

在隔振开启后采集被控对象加速度, 中途上位机发送隔振停止指令, 上位机数显界面如图 14 所示, 波形与分接示波器显示波形一致, 可以观察到隔振控制停止前后, 单通道加速度幅值有明显的变化。

经存储转发后对采集得到的数据进行后处理, 得到载荷隔振前后垂直方向加速度及功率谱密度的对比。如图 15(a)所示, 环境振动输入约为 5×10^{-6} g, 隔振开启后,




图 13 系统联调测试环境






图 14 控制开关对比信号采集数显

隔振输出约为 2×10^{-7} g, 载荷加速度受到明显抑制。如图 15(b)所示, 系统加速度的幅度谱密度 (amplitude spectral density, ASD) 有明显的下降, 隔振前 ASD 积分约为 1.73×10^{-6} g, 隔振后 ASD 积分约为 1.41×10^{-7} g, 隔振抑制比高达 -25 dB, 进一步验证了被控对象加速度受到明显的抑制, 验证了该检测系统的数传与控制功能的正常运行。



(a) 隔振前后载荷加速度对比



(b) 隔振前后载荷幅度谱密度对比

图 15 隔振前后垂直方向加速度及幅度谱对比

5 结 论

本文提出了一套用于主动隔振载荷的实时多通道高精度检测系统。该系统的硬件架构基于FPGA的主控单板,结合 $\Delta-\Sigma$ 型ADC进行微振动信号的采集,相较于传统工控机方案,具有工作频率高、同步性和实时性强、配置灵活等优点。在软件方面,本文详细阐述了FPGA模块设计、PID控制算法以及上位机实时FFT算法的开发。系统经过联调测试,验证其数传遥测和控制功能的有效性。测试结果表明,本检测系统在微振动信号采集方面具有较高精度,并展现出良好的微振动抑制能力,单自由度隔振抑制比达到 -25 dB,满足了主动隔振载荷检测的需求,达成了系统设计的目的。不过系统设计仍有优化空间,本文采用16路ADC以替代通道复用结构,造成较大的资源消耗。考虑优化ADC的使用策略,如更高效的通道复用技术来降低资源消耗,可以缩减成本,提高系统的经济效益。

参考文献

- [1] 孙乐乐,张冬,周兆军,等.面向星载交换的地面检测系统设计与实现[J].无线电通信技术,2023,49(5):930-938.
- [2] 李田甜,邵芸松,徐圣法,等.卫星测控地检板卡设计与实现[J].计算机测量与控制,2023,31(6):1-5,26.
- [3] 吉经纬,李琳,于歌,等.空间站科学实验载荷通用地面检测系统设计[J].测控技术,2021,40(4):70-75.
- [4] 张丛丛,谭博.用于ADC测试的数据采集系统的设计[J].电子测量技术,2016,39(10):162-165,170.
- [5] 刘鹏,王茜,王西泉,等.多通道振动传感器高精度同步采集方法[J].计算机技术与发展,2022,32(1):170-174.
- [6] 徐洋洋.基于FPGA的多通道大容量FIFO设计[J].电子测量技术,2017,40(8):193-197.
- [7] 邓盼盼,潘良,白亮.一种高精度加速度计数字采集电路设计[J].电子设计工程,2023,31(20):124-129.
- [8] 龚泯宇,郭世旭,田皓文.基于FPGA的多波束声纳发射机与接收机模块化设计[J].电子测量与仪器学报,2022,36(1):141-148.
- [9] 贾亮,丛龙杰.基于FPGA的高速数据采集系统研

究[J].电脑与信息技术,2021,29(3):69-71,83.

- [10] 丁博文,苗澎,黎飞,等.500 MS/s 12位流水线ADC的设计研究[J].电子测量与仪器学报,2022,36(3):130-138.
- [11] 郝少帅,杨玉华,王淑琴.基于FPGA的高精度采集系统的研究与实现[J].电子测量技术,2020,43(19):154-158.
- [12] 石晓玲,边文宾,高阳,等.航天遥测系统集成式信号采集装置设计[J].遥测遥控,2020,41(6):63-68.
- [13] 史礼婷,张骞,程科文等.卫星遥测数据实时压缩算法设计与实现[J].遥测遥控,2023,44(5):22-27.
- [14] 王凯,曲英杰.基于高速总线的密码SoC设计与实现[J].电子测量技术,2023,46(17):1-7.
- [15] 李岭,丁可,关鹏辉,等.一种AXI总线互联矩阵系统架构研究[J].中国集成电路,2023,32(12):71-75,85.
- [16] 何敏龙,肖峻.基于FPGA的数字PID控制器研究与设计[J].数字制造科学,2020,18(3):221-225.
- [17] 刘光星,赵永强,王立.基于M-LVDS/RS485双速率通信系统设计[J].工业控制计算机,2023,36(5):48-50.
- [18] 赵冬青,王越涛,李东星,等.基于FPGA的LVDS+RS422远距离高速通信设计与实现[J].电子设计工程,2024,32(1):158-163.
- [19] 鲁屿璠,张晋铭,文丰,等.基于LVDS的高精度采集系统的设计[J].电子器件,2023,46(5):1242-1248.
- [20] 覃仁谅,宁芊,严华.基于Qt的多窗体快速并行图形绘制方法研究[J].现代计算机(专业版),2018,(35):75-80,85.

作者简介

金奇益,硕士研究生,主要研究方向为数据采集与信号处理。

E-mail:156277413@qq.com

谢永,主要研究方向为压电陶瓷精密驱动机构以及主动隔振技术。

E-mail:ghostxy1988@hotmail.com

贾建军,研究员,教授,主要研究方向为空间主动光电与量子精密测量、空间大口径望远镜、空间引力波探测技术研究。

E-mail:jjjun10@mail.sitp.ac.cn