

一种高输入阻抗、低噪声电容耦合斩波仪表放大器^{*}罗勇德^{1,2} 宋树祥^{1,2} 蔡超波^{1,2}

(1. 广西师范大学电子与信息工程学院 桂林 541004; 2. 广西类脑计算与智能芯片重点实验室 桂林 541004)

摘要: 基于 180 nm BCD 工艺设计了一种应用于微弱生物信号检测的高输入阻抗、低噪声电容耦合斩波仪表放大器。通过斩波调制技术来减小闪烁噪声和失调,采用正反馈环路和预充电技术解决斩波调制技术带来的输入阻抗降低的问题,通过直流伺服环路来抑制放大器的电极偏移,采用多速率占空比电阻作为直流伺服环路的积分器的大电阻,以此降低直流伺服环路引入的噪声。针对心电信号或脑电信号等特点,将仪表放大器 -3 dB 带宽设定为 2 kHz。仿真结果表明,放大器的直流输入阻抗可以达到 9 G Ω ,等效输入噪声为 0.282 μ Vrms,总的电流消耗为 4.5 μ A,噪声品质因数仅有 1.63。

关键词: 仪表放大器;斩波稳定;阻抗提升;低噪声

中图分类号: TN431.1;TN72 **文献标识码:** A **国家标准学科分类代码:** 510.3040

High-impedance low-noise capacitively coupled chopper instrumentation amplifier

Luo Yongde^{1,2} Song Shuxiang^{1,2} Cai Chaobo^{1,2}

(1. School of Electronic and Information Engineering, Guangxi Normal University, Guilin 541004, China;

2. Guangxi Key Laboratory of Brain-inspired Computing and Intelligent Chips, Guilin 541004, China)

Abstract: A high-input-impedance, low-noise, capacitively-coupled chopper-stabilized instrumentation amplifier for weak bio-signal acquisition is designed in a 180 nm BCD process. Chopper stabilization technique is utilized to mitigate flicker noise and DC offset. To counteract the input impedance degradation introduced by the chopping scheme, a positive feedback loop and pre-charging technique is employed. A DC servo loop is implemented to reject the electrode DC offset. Furthermore, a multi-rate duty-cycled resistor is adopted as the large-value resistor for the integrator within the DC servo loop, aiming to reduce the noise contribution from the DC servo loop itself. Tailored for applications such as electrocardiography or electroencephalography signal processing, the instrumentation amplifier's -3 dB bandwidth is set to 2 kHz. Post-layout simulation results demonstrate that the amplifier achieves a DC input impedance of 9 G Ω , an input-referred noise of 0.282 μ Vrms, and a total current consumption of 4.5 μ A, corresponding to noise efficiency factor of only 1.63.

Keywords: instrumentation amplifier;chopper stabilization;impedance boosting;low noise

0 引言

随着预防医学和个性化的个人健康管理理念的普及,用于人体生理信号进行长期、动态和无创监测的可穿戴、便携式的生物医疗电子设备正迅猛发展。人体生理信号有心电信号(electrocardiography, ECG)、脑电信号(electroencephalography, EEG)、肌电信号(electromyography, EMG)、眼电信号(electrooculography, EOG)等,这些信号通常十分微弱,大约在几微伏到几毫伏之间,其分布的频率范围低于

1 kHz^[1],这些微小的信号很容易被噪声淹没,特别是放大器的 $1/f$ 噪声,因此生物信号放大器对噪声性能具有较高的要求。目前大多数的可穿戴设备采用的干电极来连接人体和传感器,相较于湿电极干电极在便利性和耐用性方面具有更好的用户体验。典型的干电极通过角质层以及皮肤进行传递,阻抗范围从几百千欧到几十兆欧,会加剧分压效应(partial pressure effect, PDE)。PDE 可能导致较差的共模抑制比(common mode rejection ratio, CMRR)、产生较高的运动伪影风险和降低信噪比,因此为实现更好性能,仪

收稿日期:2025-10-15

^{*} 基金项目:国家自然科学基金(62061005)、广西科技计划项目(桂科 AB25069463)资助

表放大器的输入阻抗需要大于 $1\text{ G}\Omega$ 以上^[2]。除此之外为了延长设备的寿命,低功耗也是设计的一个重点,但需要权衡噪声与功耗之间的关系。总而言之,待放大信号的幅度小、频率低,电极的差异等,需要放大器具有低噪声、低失调、低功耗、高输入阻抗、高共模抑制比、高电源抑制比(power supply rejection ratio, PSRR)等特性^[3-5]。

通过斩波调制技术,可以明显改善放大器的噪声性能,但是会导致放大器输入阻抗极大的降低。为了提高放大器的输入阻抗,Zhang 等^[6]在斩波稳定仪表放大器中采用了伪差分结构,并提出了一种新的负电容技术,但电路模块较多,导致功耗略大;Park 等^[7]采用自校准双正反馈环路产生负电容来抵消寄生电容,但与直流伺服环路共同使用,使低频段的输入阻抗偏低;Abdelfattah 等^[8]提出了一种具有两个对称差动负电容构成反馈环路的斩波仪表放大器结构,消除输入端的额外电容(如与电缆、电极和封装/电路板寄生相关的电容)来增加输入阻抗;Zhou 等^[9]提出了一种基于辅助路径提升输入阻抗的低功耗斩波稳定电容耦合前端放大器,探索了辅助路径的设计空间,以获得最优的缓冲器带宽和辅助电容大小,实现较低的功耗。

本文设计了一种高输入阻抗、低噪声的电容耦合斩波仪表放大器(capacitively coupled chopper instrumentation amplifier, CCIA)。针对斩波调制技术引起的输入阻抗降低问题,本文采用了正反馈环路和预充电技术,通过电流补偿,减小信号源流入的电流,实现输入阻抗的提高;采用直伺服环路(DC servo loop, DSL)解决直流电极偏移问题,将多速率占空比电阻(multi-rate duty-cycled resistor, MDCR)代替伪电阻作为积分器的大电阻,以降低直流伺服环路引入的噪声。

1 CCIA 的基本架构

电容耦合斩波仪表放大器基本架构如图 1 所示,主要由两个全差分跨导放大器 G_{m1} 和 G_{m2} , 斩波开关 CH_{in} 、 CH_{out} 和 CH_b , 伪电阻 R_b , 补偿电容 C_c 和补偿电阻 R_c , 电容反馈网络 C_{fb} 、 C_{in} 组成。假设放大器的开环直流增益为 A_{OL} , 那么放大器的闭环增益 A_{CL} 由电容反馈网络决定:

$$A_{CL} = \frac{1}{\beta} \frac{\beta A_{OL}}{1 + \beta A_{OL}} \approx \frac{1}{\beta} = \frac{C_{in}}{C_{fb}} \quad (1)$$

本文将 A_{CL} 设定为 100。

1.1 斩波放大器的工作原理

如图 2 为斩波放大器的电路模型以及通过斩波调制技术消除失调电压和噪声的时域和频域分析图。失调和噪声信号用虚线表示, f_{ch} 为斩波电路的时钟信号。为防止信号经过解调之后出现频谱混叠,则斩波电路的时钟信号的频率应大于输入信号的两倍。输入信号经过输入端的斩波器 CH_{in} , 输入信号 V_{in} 被调制到了斩波信号附近的频率, 此时放大器 A 的等效失调 V_{os} 和噪声 V_n 尚未被调制。调制后的输入信号及放大器的失调和噪声经过放大器后信号被放




图 1 电容耦合斩波仪表放大器基本架构

Fig. 1 Basic architecture of capacitive coupling chopper instrumentation amplifier

大,再经过输出斩波器 CH_{out} , 输入信号被解调回低频,而放大器的失调和噪声第一次经过斩波器被调制到斩波信号附近的频率,从而实现了输入信号与失调和噪声的频谱分离,最后只需要经过一个低通滤波器将调制的失调和噪声滤除,便可以获得干净的信号^[10]。




图 2 斩波器原理

Fig. 2 Operating principle of chopper

1.2 电容耦合斩波仪表放大器的优缺点

与三运放结构、传统的电容耦合结构和电流反馈型仪表放大器相比,电容耦合斩波仪表放大器在生物信号检测中有以下优势: $1/f$ 噪声和失调的抑制能力突出;通过电容耦合的方式可以实现轨对轨的输入范围;可以实现较高的共模抑制比。因而这种结构被广泛应用于生物信号的模拟前端中,但是引入斩波电路后,会产生新的问题:放大器的输入端斩波器和输入电容组成开关电容结构,其等效阻抗较小,对电极的要求更高;斩波器开关存在电荷注入和时钟馈通的影响,会引入纹波;电极偏移会被斩波调制到系统中,从而产生纹波,纹波的干扰会压缩动态输入范围,容易导致输出饱和。

2 高输入阻抗、低噪声电容耦合斩波仪表放大器的设计

本文设计的高输入阻抗、低噪声电容耦合斩波仪表放大器的整体结构如图 3 所示。在传统的电容耦合仪表放大器的基础上,增加了正反馈环路,预充电电路、直流伺服环路以及隔直电容 C_1 、 C_2 , 从而提高放大器的输入阻抗、抑制电极偏移和纹波。




图 3 设计的电容耦合斩波仪表放大器的整体结构

Fig. 3 Overall architecture of the designed capacitive coupling chopper instrumentation amplifier

2.1 主环路放大器设计

第 1 级跨导放大器的结构如图 4 所示,这是一种基于反相器结构的放大器,NMOS 和 PMOS 作为输入管可以复用同一路电流,提高了电流的利用率^[11-12]。在低频下工作时,输入管贡献的噪声最大,假设两种类型的输入管的跨导相等,那么放大器的等效输入参考噪声为:

$$\begin{aligned} \overline{V_{n,in}^2} &= \frac{4kT\gamma(2g_{mpl} + 2g_{mnl})}{(g_{mpl} + g_{mnl})^2} + 2 \frac{K_n}{C_{ox}(WL)_{nl}} \frac{1}{f} \frac{g_{mnl}^2}{(g_{mpl} + g_{mnl})^2} + \\ &2 \frac{K_p}{C_{ox}(WL)_{pl}} \frac{1}{f} \frac{g_{mpl}^2}{(g_{mpl} + g_{mnl})^2} = \frac{4kT\gamma g_{mpl}}{g_{mpl}} + \\ &\frac{1}{2} \frac{K_n}{C_{ox}(WL)_{nl}} \frac{1}{f} + \frac{1}{2} \frac{K_p}{C_{ox}(WL)_{pl}} \frac{1}{f} \end{aligned} \quad (2)$$

其中, k 为玻尔兹曼常数, g_{mpl} 和 g_{mnl} 分别为输入管 MP1 和 MN1 的跨导, K_n 和 K_p 是与工艺相关的常量, $(WL)_{pl}$ 和 $(WL)_{nl}$ 为两种类型输入管的宽与长的乘积。从推导结果可知,要实现低噪声就要保证足够大的 W/L 使管子工作在亚阈值区,获得较大的 g_m/i_d ,同时增大管子的面积可以降低放大器的闪烁噪声和失调。

为了进一步增加第 1 级跨导放大器的增益,加入共栅管 MP3、MP4 和 MN3、MN4,但引入共栅管之后,导致第 1 级放大器的输出摆幅变小,因此第 2 级的跨导放大器采用如图 5 所示的电流源负载的共源级放大器,从而提高放大器的输出摆幅。放大器 G_{m1} 与 G_{m2} 之间通过电容 C_1 、 C_2 连接,起到隔离直流的效果,可以阻断失调通往斩波器进行调制,从而达到纹波抑制的效果。两级放大器通过连接伪电阻 R_f 和 R_b 提供偏置,从而保证第 1 级和第 2 级放大器的能够正常工作。

2.2 正反馈环路设计

首先分析斩波电路与电容组合的电流关系,如图 6 所示为斩波调制的两种状态, φ_1 和 φ_2 为两相非交叠时钟,




图 4 第 1 级跨导放大器电路

Fig. 4 Schematic of the first-stage transconductance amplifier




图 5 第 2 级跨导放大器电路

Fig. 5 Schematic of the second-stage transconductance amplifier

ΔQ 为电容充电的电荷。在一个斩波周期内,当 φ_1 闭合, φ_2 断开时,对上边的电容充电,对下边的电容放电,充放电的电荷量均为 $\Delta Q = CV_{in}$;当 φ_1 断开, φ_2 闭合时,对上边的电容放电,对下边的电容充电,充放电的电荷量均为 $\Delta Q = CV_{in}$,那么电源 V_{in} 注入的总电荷量为 $2\Delta Q$,在一个周期内

流过的电流为:

$$I_{in} = \frac{2\Delta Q}{T_{ch}} = 2f_{ch}CV_{in} \quad (3)$$

其中, I_{in} 为电压源的电流; f_{ch} 为斩波频率; T_{ch} 为斩波周期。那么基本架构的电容耦合斩波仪表放大器的等效输入阻抗为:

$$Z_{in} = \frac{1}{2f_{ch}C_{in}} \quad (4)$$




图 6 斩波调制的两种状态

Fig. 6 The two states of chopper modulation

如果斩波频率较大时,放大器的输入端从信号源抽取的电流更大,等效阻抗变得更小,这将衰减从电极获得的信号。理想情况下,信号源注入的电流 $I_{S\pm} = 0$,放大器的输入阻抗为无穷大。为了获得更大的输入阻抗,应当减小从信号源抽取的电流,因此通过增加正反馈回路^[13-14],引入了正反馈电流 $I_{pf1,2}$,补偿 $I_{S\pm}$,如图 7 所示。在一个斩波周期内,根据式(3)的方法可得:

$$I_{fb1,2} = 2V_{out}f_{ch}C_{fb1,2} \quad (5)$$

$$I_{pf1,2} = 2(V_{out} - V_{in})f_{ch}C_{pf1,2} \quad (6)$$

其中, f_{ch} 为斩波器的频率,当正反馈环路的电流 $I_{pf1,2}$ 等于负反馈环路的电流 $I_{fb1,2}$ 时, $I_{S\pm} = 0$,此时放大器的输入阻抗为无穷大,结合式(1)可求得 $C_{pf1,2}$ 的表达式:

$$C_{pf1,2} = \frac{C_{in1,2}}{A_{CL} - 1} \quad (7)$$




图 7 正反馈正相斩波时的电流关系

Fig. 7 Current relationship for positive-feedback in-phase chopping

为了提高匹配性,假设 $C_{pf1,2} = C_{fb1,2}$,此时 $I_{pf1,2}$ 略小于 $I_{fb1,2}$,则会有净输入电流 I_{in} 注入放大器,又 $A_{CL} = 100$,结合式(4)~(6),那么加入正反馈环路后的输入阻抗为:

$$Z_{in,LPF} = \frac{V_{in1,2}}{I_{in\pm}} = \frac{V_{in1,2}}{I_{fb1,2} - I_{pf1,2}} = \frac{1}{2f_{ch}C_{pf1,2}} =$$

$$\frac{A_{CL}}{2f_{ch}C_{in1,2}} = 100Z_{in} \quad (8)$$

从推导结果可知引入正反馈环路输入阻抗可以提升 100 倍。

2.3 预充电电路设计

预充电电路的原理与正反馈的相似,都是从减小信号源流入的电流角度考虑,在理想情况下,信号源流入的电流基本为零,输入阻抗为无穷大。相较于正反馈环路,预充电技术不易受到寄生电容的影响。预充电电路跨接在输入端的斩波器 CH_{in} 两端,具体电路如图 8 所示,该电路只在斩波死区期间启用并连接到 C_{in} ,此时通过缓冲器向 C_{in} 注入电荷,从而减小从输入信号源抽取电流,提高输入阻抗 Z_{in} 。假设预充电的时间为 T_1 ,直流输入阻抗为:

$$Z_{in,DC} = \frac{1}{2f_{ch}C_{in} \cdot [\alpha + e^{(-\frac{T_1}{\tau})}]} \quad (9)$$

其中, f_{ch} 为斩波频率, α 为缓冲器的静态误差,指数项代表的是有限带宽引起的动态误差。由于放大器的有限开环增益 A_{OL} ,是引入静态误差的最主要因素,静态误差与放大器的开环增益的关系为:

$$\alpha \approx \frac{1}{A_{OL}} \quad (10)$$

放大器的有限带宽是动态误差的主要来源,其大小关系着放大器的响应速度。式(9)中的时间常数为:

$$\tau = \frac{1}{2\pi f_{-3dB}} \quad (11)$$

则动态误差的表达式为:

$$e^{-\frac{T_1}{\tau}} = e^{-2\pi f_{-3dB} T_1} \quad (12)$$

如果要提高放大器的开环增益和带宽,改善这两项误差带来的影响,则需要消耗更大的功耗。在此,引入一个辅助电容 C_{aux} 置于缓冲器的输出端,来降低对缓冲器的静态误差和动态误差要求。预充电电路的时序图,如图 9 所示,在主通路上的斩波器工作期间,缓冲器给电容 C_{aux} 充电,当 ϕ_1, ϕ_2 闭合时, C_{aux} 立刻将电荷注入到输入电容 C_{in} 中,注入完成之后,缓冲器只需要补充残余电压,从而降低缓冲器的功耗要求。




图 8 预充电电路

Fig. 8 Precharge circuit

2.4 直流伺服环路

在电容耦合斩波仪表放大器中,通常采用直流伺服环




图 9 预充电电路的时序

Fig. 9 Timing of the precharge circuit

路来构建一个高通滤波器,抑制放大器的输出的电极偏移。如图 10 所示为直流伺服回路的基本结构,其包括对放大器的输出信号进行积分的积分器 A3,将输出失调电压进行调制的斩波器 CH_{hp} 以及将调制信号耦合到放大器的虚地端的电容 C_{dsl} ,对电路进行补偿,在放大器的虚地点与输入失调相互抵消。假设高通角为 f_{hp} ,积分器的高通截止频率为 f_0 ,则二者的关系为:

$$f_{hp} = \frac{C_{dsl}}{C_{fb}} f_0 \quad (13)$$


$$f_0 = \frac{1}{2\pi C_{int} R_{int}} \quad (14)$$

抑制最大直流偏移电压 V_{EDO} ,由 C_{in} 、 C_{dsl} 和积分器的输出电压 $V_{out,int}$,共同决定:


$$V_{EDO} = \frac{C_{dsl}}{C_{in}} V_{out,int} \quad (15)$$

由式(15)可知,要获得较大的 V_{EDO} ,则积分器的输出要尽可能大,为了同时满足 V_{EDO} 和 f_{hp} 的要求,则需要这种考虑 C_{dsl} 的设计。通常 $f_{ph}=0.5$ Hz,为保证足够的余度需要低于 0.5 Hz,那么需要积分器的时间常数非常大,即积分电阻 R_{int} 需要很大。


为了实现大电阻,常见的方法是使用伪电阻来实现,



(a) 多速率占空比电阻示意
(a) Multi rate duty cycle resistor schematic diagram



(b) 抗混叠滤波器的幅频特性曲线
(b) Anti aliasing filter magnitude frequency response curve



(c) 积分器
(c) Integrator circuit

图 11 基于多速率占空比电阻的积分器

Fig. 11 Integrator based on multi-rate duty cycle resistor

由于闪烁噪声被调制到高频,那么 DSL 导致的输入参考噪声为^[15]:

$$V_{noise,DSL} = \left(V_{noise,A3} \frac{s/\omega_{int} + 1}{s/\omega_{int}} + \frac{V_{noise,R_{int}}}{R_{int}} \frac{1}{sC_{int}} \right) \frac{C_{dsl}}{C_{in}} \quad (18)$$




图 10 直流伺服回路的基本结构

Fig. 10 Basic structure of a DC servo loop

但是伪电阻是使用 MOS 制成的,对 PVT 变化十分敏感,还会贡献较大的噪声。也可以通过开关电容实现,但是要实现大电阻,要求开关的频率非常低,会导致输入信号与噪声混叠,因此本设计采用 MDCR 来实现大电阻^[12]。多速率占空比电阻是通过一个占空比电阻 (duty-cycle resistance, DCR) 与电容组成的低通滤波器和另一个占空比电阻串联得到,如图 11(a)所示。电阻 R_1 、 f_1 控制的开关和电容 C_1 组成的低通滤波器的截止频率略大于目标截止频率 0.5 Hz,如图 11(b)所示,这个滤波器称为抗混叠滤波器 (anti-alias filter, AAF)。如果 AAF 的截止频率要实现 10 Hz 左右的频率,假设 $C_1 = 2.5$ pF, $R_1 = 400$ k Ω ,可得:

$$D = 10 \cdot R_1 C_1 = 10^{-5} \quad (16)$$

则 DCR 的占空比 D 至少要达到 10^{-5} 数量级。 f_1 需要大于信号频率的 2 倍,以避免混叠。经过第 1 级 AAF 之后,减少了流入第 2 个低通滤波器的信号带宽,绕过了 f_2 最小所需切换频率的限制,从而将 DCR (由 R_2 以 f_2 控制的开关组成) 的最大可实现电阻增加 f_1/f_2 倍,等效电阻为:

$$R_{eq} = \frac{f_1}{f_2} \frac{R_2}{D} \quad (17)$$

最后得到积分器电路如图 11(c)所示。

的噪声主要包括热噪声和闪烁噪声,由于载流子的热运动而产生热噪声,其电压噪声功率谱密度为:

$$S_v(f) = 4kTR \quad (19)$$

其中, k 为玻尔兹曼常数, T 为温度, R 为电阻值。该噪声为白噪声,与频率无关。而闪烁噪声则由材料缺陷或界面陷阱引起,其功率谱密度与频率成反比:

$$S_v(f) \propto \frac{K}{f^\alpha} (0.8 < \alpha < 1.2) \quad (20)$$

其中, K 为与工艺相关的参数,闪烁噪声主要影响低频段的信号,这对微弱的生物信号的检测带来较大的影响。在常见的电阻中金属电阻和多晶硅电阻都遵循热噪声的规律,金属电阻的闪烁噪声很小,因多晶硅晶界存在缺陷,所以多晶硅电阻会引入一定闪烁噪声,但小于 MOS 的闪烁噪声。利用 MOS 管作为伪电阻,其工作在亚阈值区,其噪声功率谱密度为:

$$S_v(f) = 4kT\gamma \frac{1}{g_m} + \frac{K}{C_{ox}WLf} \left(\frac{I_D}{g_m} \right)^2 = 4kT\gamma \frac{nV_T}{I_D} + \frac{K}{C_{ox}WLf} \left(\frac{I_D}{g_m} \right)^2 \quad (21)$$

其中, $\gamma=2/3$, V_T 为热电压, W 与 L 为 MOS 管的宽与长, C_{ox} 为单位面积栅氧电容。第1项为 MOS 管贡献的热噪声,其与电流成反比;第2项为闪烁噪声,主导低频段的噪声,总体上用 MOS 管作为伪电阻贡献的噪声比金属电阻和多晶硅电阻还要大。通过不同占空比的脉冲对 MOS 进行周期性控制,利用时间平均效应可以降低等效闪烁噪声^[16]。因此本设计采用多晶硅电阻和 MOS 管组合,做成 MDCR 可以利用多晶硅电阻较小的热噪声和闪烁噪声的优点,又能抑制 MOS 管的闪烁噪声,实现较低噪声的大电阻。

3 电路仿真结果

本文的设计采用 180 nm BCD 工艺进行设计,利用 Cadence Spectre 仿真工具进行仿真验证。如图 12 所示为本设计仪表放大器的整体版图,整体尺寸为 $361 \mu\text{m} \times 298 \mu\text{m}$ 。电源电压为 1.8 V,斩波频率为 20 kHz,多速率占空比电阻的 $f_1=20 \text{ kHz}$ 、 $f_2=2 \text{ kHz}$,共模输入电压为 900 mV,负载电容为 1 pF。由于采用斩波调制技术,引入了带有周期性的时钟信号,需要采用周期性稳态仿真(periodic steady-state, PSS)。

由于引入了正反馈环路,确保在 PVT 变化的情况下能够保证电路稳定工作,进行 PVT 下的稳定性仿真。PVT 的设置在工作电压分别取 1.6、1.8 和 2 V,工作的温度设定为 -20°C 、 27°C 和 80°C ,工艺角为 tt、ff、和 ss。进行放大器的环路的稳定性仿真,仿真结果如图 13 所示。虽然环路增益有所变化,但环路的相位裕度基本维持在 90° 左右,足以保证放大器的稳定。在低频时段的环路增益偏高,相位曲线下凹是由于直流伺服环路引入的极点导致




图 12 CCIA 的整体版图

Fig. 12 Overall layout of CCIA

的,但并未导致相位的急剧恶化,对环路的稳定性并没有破坏性的影响。




图 13 PVT 下的稳定性仿真

Fig. 13 Stability simulation under PVT variations

CCIA 的周期性稳态交流仿真结果如图 14 所示,得到放大器的闭环增益曲线。通过对比,采用 DSL 之后低频增益被衰减如图 14 中的虚线所示,通带的频率范围在 $0.5 \sim 2 \text{ kHz}$,增益约为 34 dB。

如图 15 所示为 PVT 下 CCIA 的增益曲线,在电压为 1.6 V、温度为 -20°C ,ss 工艺角下获得的增益最大约为 35.4 dB;在 ss 工艺角下当电压为 2 V,温度为 80°C 时,带




图 14 CCIA 的闭环幅频特性曲线

Fig. 14 Closed-loop magnitude-frequency response curve of CCIA

宽较小约为 1.27 kHz;在电压为 1.6 V、温度为 80℃,ff 工艺角下获得的增益最小约为 33.1 dB。




图 15 PVT 下的 CCIA 增益曲线

Fig. 15 CCIA gain curve under PVT variations

CCIA 在 PVT 下的输入阻抗仿真结果如图 16 所示,采用了阻抗提升技术之后,在典型情况下,放大器的低频段的输入阻抗可以基本稳定在 9 GΩ 左右,增强了电路的稳定性,当频率达到 100 Hz 时,输入阻抗约为 1.58 GΩ。在 PVT 下仿真,其低频下的阻抗最大可以达到 10.1 GΩ 左右的输入阻抗,在 100 Hz 频率时,也有接近 893.5 MΩ 的输入阻抗。

在进行周期性稳态仿真的前提下进行 pnoise 仿真,比较直流伺服环路的积分器的大电阻采用伪电阻结构和 MDCR 对噪声的影响,仿真结果如图 17 所示。使用多速率占空比电阻贡献的噪声小于使用伪电阻贡献的噪声,在 10 Hz 处,等效输入参考噪声密度分别为 25.02 nV/√Hz 和 169.97 nV/√Hz,说明采用多速率占空比电阻可以优化直流伺服环路的贡献的噪声。




图 16 CCIA 的输入阻抗

Fig. 16 Input impedance of CCIA




图 17 CCIA 等效输入噪声谱密度

Fig. 17 Equivalent input noise spectral density of CCIA

在 PVT 下进行等效输入参考噪声仿真,仿真统计结果如表 1 所示,在 2 V 电压、-20℃ 温度、ss 工艺角下的输入参考噪声最小为 200.6 nVrms;在 2 V 电压、80℃ 温度、ff 工艺角下的输入参考噪声最大为 341 nVrms。

表 1 在 PVT 下的输入参考噪声统计

Table 1 Input reference noise statistical under PVT

统计量	输入参考噪声/nVrms
最小值	200.6
最大值	340.3
均值	285.0
方差	36.19

CCIA 的电源抑制比和共模抑制比仿真结果如图 18 所示,在 50 Hz 处的电源抑制比为 142.4 dB,共模抑制比




图 18 CCIA 的 PSRR 与 CMRR
Fig. 18 PSRR and CMRR of CCIA

为 186.5 dB,可见该放大器的电源抑制比和共模抑制比都较高,基本维持在 140 和 180 dB 以上。

本文设计的仪表放大器的性能指标与其他同类文献的放大器的对比如表 2 所示。通过对比可知,本文设计的仪表放大器的噪声、CMRR、PSRR 的性能优势明显,具有较低的功耗和较高的输入阻抗。这些特性符合生物信号检测的严格要求,体现了其在实际应用中的潜在价值。噪声效率因数(noise efficiency factor,NEF)的表达式为:

$$NEF = V_{rms} \sqrt{\frac{2I_{total}}{4kT\pi \cdot BW \cdot V_T}} \tag{22}$$

其中, V_{rms} 为等效输入噪声均方根值; I_{total} 为系统消耗总电流; k 为玻尔兹曼常数; T 为开氏温度; V_T 为热电压; BW 为系统带宽(bandwidth,BW)。

表 2 本文与其他文献中的仪表放大器的性能对比

Table 2 Performance comparison of the instrumentation amplifier in this paper with those in other literature

参考 文献	工艺/ nm	电源 电压/V	电流/ μ A	增益/ dB	CMRR/ dB	PSRR/ dB	输入等效 噪声/ μ Vrms	积分区间/ Hz	输入阻抗/ Ω	NEF
文献[17]	180	1.8	1.86	46.0~64.0	>130.0	>102.0	1.730	0.5~200	1.60 G@50.0 Hz	6.40
文献[18]	180	1.8	1.15	32.0	94.0	84.0	1.400	0.5~200	2.20 G@0.1 Hz	4.08
文献[9]	55	1.8	11.28	31.8~49.3	77.0	76.0	0.850	1~200	1.90 G@DC 1.02 G@50.0 Hz	7.76
文献[19]	180	1.0	1.87	40.0	118.7	108.6	2.160	1~200	1.80 G	8.03
本文	180	1.8	4.50	34.0	186.0	142.0	0.282	0.5~200	9.00 G@1.0 Hz 1.58 G@100.0 Hz	1.63

4 结 论

本研究基于反相器结构两级放大器设计电容耦合斩波仪表放大器,引入正反馈和预充电技术,提高了放大器输入端的阻抗;采用多速率占空比电阻作为直流伺服环路的积分器大电阻,改善了仪表放大器的噪声性能。采用 180 nm BCD 工艺实现了改进后的电容耦合斩波仪表放大器电路,并进行仿真验证。实验结果表明,该仪表放大器的直流输入阻抗为 9 G Ω ,在 100 Hz 处的阻抗为 1.58 G Ω ,输入等效噪声为 0.282 μ V/ $\sqrt{\text{Hz}}$,消耗的总电流为 4.5 μ A,噪声效率因数仅有 1.63,共模抑制比高达 180 dB。

参考文献

[1] HUANG Y K, RODRIGUEZ S. Noise analysis and design methodology of chopper amplifiers with analog DC-servo loop for biopotential acquisition applications [J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2024, 32(1): 55-67.

[2] ZAMANI M, REZAEIYAN Y, HUYNH H A, et al. A 2.3 μ W capacitively coupled chopper stabilized neural amplifier with input impedance of 6.7 G Ω [J]. IEEE Solid-State Circuits Letters, 2021, 4: 133-136.

[3] 胡炜,吴展鹏,程捷文,等.一种基于自适应时钟和波纹减少环路的高精度电流反馈仪表放大器[J].仪器仪表学报,2024,45(8):259-267.

HU W, WU Z P, CHENG J W, et al. A high precision current-feedback instrumentation amplifier based on adaptive CLK and ripple reduction loop[J]. Chinese Journal of Scientific Instrument, 2024,45(8): 259-267.

[4] 冯秀平,武华,曾伟,等.恒跨导轨对轨带有连续时间共模反馈的 FDA 设计[J].电子测量技术,2023,46(14): 18-23.

FENG X P, WU H, ZENG W, et al. Constant transconductance rail-to-rail FDA design with continuous time common-mode feedback [J]. Electronic Measurement Technology, 2023, 46(14): 18-23.

[5] 陶金龙,沈睿婷,陈红梅.低失调高摆率轨对轨运算放大器的设计[J].电子测量与仪器学报,2025,39(6): 264-273.

TAO J L, SHEN R T, CHEN H M. Design of low offset and high swing rate rail to rail operational amplifier[J]. Journal of Electronic Measurement and

- Instrumentation, 2025, 39(6): 264-273.
- [6] ZHANG C G, WANG J Y, WANG L, et al. High input impedance low-noise CMOS analog frontend IC for wearable electrocardiogram monitoring[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2020, 67(7): 1169-1173.
- [7] PARK Y, CHA J H, HAN S H, et al. A 3.8 μ W 1.5 NEF 15 G Ω total input impedance chopper stabilized amplifier with auto-calibrated dual positive feedback in 110 nm CMOS[J]. IEEE Journal of Solid-State Circuits, 2022, 57(8): 2449-2461.
- [8] ABDELFAATTAH S, MIRCHANDANI N, SHRIVASTAVA A, et al. Chopper instrumentation amplifier design with fully symmetric loops for input impedance boosting [J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2024, 71(10): 4434-4445.
- [9] ZHOU Y Z, SONG S, ZHENG Y, et al. A 20.3 μ W 1.9 G Ω input impedance capacitively-coupled chopper stabilized amplifier for bio-potential readout[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2024, 71(4): 1520-1530.
- [10] 尹勇生, 杨悦, 高杰, 等. 一种具有纹波抑制功能的斩波稳定放大器[J]. 微电子学, 2023, 53(6): 1031-1036.
- YIN Y S, YANG Y, GAO J, et al. A chopper-stabilized amplifier with ripple suppression function [J]. Microelectronics, 2023, 53(6): 1031-1036.
- [11] ZHANG J, ZHANG H, SUN Q, et al. A low-noise, low-power amplifier with current-reused OTA for ECG recordings[J]. IEEE Transactions on Biomedical Circuits and Systems, 2018, 12(3): 700-708.
- [12] CHANDRAKUMAR H, MARKOVIC D. An 80 mVpp linear-input range, 1.6 G Ω input impedance, low-power chopper amplifier for closed-loop neural recording that is tolerant to 650 mVpp common-mode interference[J]. IEEE Journal of Solid-State Circuits, 2017, 52(11): 2811-2828.
- [13] 石伟闻, 宗杨, 任建. 一种基于斩波技术的电容耦合仪表放大器[J]. 微处理机, 2025, 46(5): 51-57.
- SHI Z W, ZONG Y, REN J. A chopper-based capacitively coupled instrumentation amplifier [J]. Microprocessors, 2025, 46(5): 51-57.
- [14] 李捷菲, 尼启良, 王富昕. 适用于微弱信号检测的低噪声仪表放大器[J]. 吉林大学学报(信息科学版), 2019, 37(3): 341-345.
- LI J F, NI Q L, WANG F X. Low noise instrumentation amplifier for small signal detection[J]. Journal of Jilin University (Information Science Edition), 2019, 37(3): 341-345.
- [15] 秦政, 董阳涛, 赵梦恋, 等. 一种带有新型纹波抑制环路的电容耦合生物医学仪表放大器[J]. 微电子学与计算机, 2018, 35(8): 31-35.
- QIN Z, DONG Y T, ZHAO M L, et al. A capacitively-coupled biomedical instrumentation amplifier with novel ripple reduction loop [J]. Microelectronics & Computer, 2018, 35(8): 31-35.
- [16] JAINWAL K, SARKAR M, SHAH K. Analysis and validation of low-frequency noise reduction in MOSFET circuits using variable duty cycle switched biasing[J]. IEEE Journal of the Electron Devices Society, 2018, 6: 420-431.
- [17] ZHANG S F, ZHOU X, GAO C, et al. A 130 dB CMRR instrumentation amplifier with common mode replication[J]. IEEE Journal of Solid-State Circuits, 2022, 57(1): 278-289.
- [18] YAO Y F, LI Z J, CHEN Z J, et al. A high-input impedance chopper capacitively coupled instrumentation amplifier with DC offset compensation [C]//2024 6th International Conference on Circuits and Systems (ICCS). Chengdu: IEEE, 2024: 6-10.
- [19] TRAN X P, KIEU X T, PHAM X T, et al. A 1.87 μ W capacitively coupled chopper instrumentation amplifier with a 0.36 mV output ripple and a 1.8 G Ω input impedance for biomedical recording[J]. Journal of Low Power Electronics and Applications, 2024, 14(3): 37.

作者简介

罗勇德, 硕士研究生, 主要研究方向为模拟集成电路设计。

E-mail: yongdeluo@qq.com

宋树祥, 博士, 教授, 博士生导师, 主要研究方向为集成电路设计、智能检测系统等。

E-mail: songshuxiang@mailbox.gxnu.edu.cn

蔡超波(通信作者), 硕士, 讲师, 主要研究方向为模拟集成电路设计。

E-mail: caichaobo@mailbox.gxnu.edu.cn